SHANDONG SCIENCE ›› 2016, Vol. 29 ›› Issue (2): 96-100.doi: 10.3976/j.issn.1002-4026.2016.02.018
• Other Research Article • Previous Articles Next Articles
ZHANG Lin1,TIAN Xianzhong1,2,ZHAO Xingwen1,YAN Guang1,GE Zhaobin1
Received:
Online:
Published:
Abstract:
We employ complement distributed algorithm to simplify addition, subtraction and multiplication of signed number, unsigned number and the number with mixed symbols. We further design a new multiplyaccumulator structure through improving tree structure of an accumulator and logic circuit of a full adder. It is implemented with EP1C3T144C8 device from Altera company. Its effectiveness is proved through multiplyaccumulating functionality and timing simulation result of six ninebit signed operands. Its design overcomes the negatives of large RAM resource occupancy and no coefficient update of conventional distributed algorithm (DA). It can therefore be applied to the design of digital filters, and digital signal processors (DSP) as a rapid compute unit.
Key words: multiplyaccumulator, signednumber, variable coefficient
CLC Number:
ZHANG Lin,TIAN Xianzhong,ZHAO Xingwen,YAN Guang,GE Zhaobin. Design of a parallel signed multiplyaccumulator[J].SHANDONG SCIENCE, 2016, 29(2): 96-100.
0 / / Recommend
Add to citation manager EndNote|Reference Manager|ProCite|BibTeX|RefWorks
URL: https://www.sdkx.net/EN/10.3976/j.issn.1002-4026.2016.02.018
https://www.sdkx.net/EN/Y2016/V29/I2/96
［1］陈杨生，颜刚锋. 硬件实现基于BP神经网络设计的带阻FIR滤波器［J］. 浙江大学学报:工学版，2006, 40（7）：1146-1149. ［2］赵宇玲. 基于FPGA的信号采集与处理系统设计与实现［D］. 南京：南京理工大学，2008. ［3］兰景宏. 高性能乘累加器的设计研究［D］. 北京： 北京大学，2005. ［4］MEYERBAESE U.数字信号处理的 FPGA 实现［M］.北京：清华大学出版社，2006. ［5］李梅，王兰勋. 分布式算法在FIR数字滤波器实现中的应用［J］. 通信技术，2008，41（8）:15-16. ［6］CILETTI M D. Verlog HDL 高级数字设计［M］. 北京：电子工业出版社，2005. ［7］李勇，裘式纲，王凤学，等. 计算机原理与设计［M］. 长沙：国防科技大学出版社，1989. ［8］SUNDER S.A fast multiplier based on modified Boothalgorithm ［J］. Int J Electronics,1993,75(2)：199-208. ［9］SAIT S M. A novel technique for fast multiplication ［J］. Int J Electronics，1999,86(1):67-77. ［10］张禾，陈客松. 基于FPGA的稀疏矩阵向量乘的设计研究［J］. 计算机应用研究，2014, 31（6）：1756-1759. ［11］于亚萍，陈雪强，刘源，等. 基于FPGA串并结合FIR滤波器的设计［J］. 湖北农业科学，2012, 51（14）：3092-3095. ［12］邹翠，谢憬，谢鑫君. 基于高性能浮点乘累加器的浮点协处理器设计［J］. 信息技术，2014（7） : 121-124. ［13］徐琪，段哲民. 泰勒级数的DDS设计与FPGA实现［J］. 计算机工程与应用，2014, 50（5）：208-211. ［14］邓耀华，吴黎明，张力锴. 基于 FPGA 的双 DDS 任意波发生器设计与杂散噪声抑制方法［J］.仪器仪表学报，2009，30（11）：2255-2261. ［15］黄丹连. 高吞吐率单双精度可配置浮点乘累加器的设计与实现［D］. 上海：上海交通大学，2011. ［16］胡少轩. 基于FPGA的MAC FIR滤波器的实现［J］. 山西焦煤科技，2011（11）:44-46.
Cited
